Для реализации хранения данных в оперативной памяти компьютера и внутренних регистрах процессора необходимо устройство способное находится в двух устойчивых состояниях (0 и 1). Такое устройство было изобретено советским ученым-радиотехником Михаилом Александровичем Бонч-Бруевичем в 1918 году на основе лампового триода. В последствие этот элемент получил название триггер (англ. trigger – «спусковой крючок», в общем смысле, приводящий нечто в действие).
Триггер — устройство, способное длительное время находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов.
Один триггер способен хранить один бит данных. Соответственно, для хранения 1 байта информации потребуется 8 триггеров, а для 1 килобайта – 8 • 1024 подобных элемента. Очевидно, что современные объемы оперативной памяти компьютера содержат миллионы триггеров.
Существует несколько видов триггеров. Одним из самых распространённых является RS-триггер. Rs-триггер можно построить на двух дизъюнкторах и двух инверторах. На рисунке 1 показано условное обозначение триггера (слева) и его устройство на указанных логических элементах.
Триггер имеет два входа S (от англ. set — установить) и R (от англ. reset — сброс), на которые поступают управляющие сигналы и два выхода — Q и ¬ Q. Основным выходом является Q.
Для реализации возможности хранения информации в устройстве триггера используется обратная связь. Под обратной связью понимают подачу выходного сигнала на вход устройства . Обратная связь имеет перекрестный характер (см. рис.1). Дополнительный выход ¬ Q используется только для обратной связи.
Построим таблицу истинности для триггера.
- S = 0, R = 0 . В этом случае на вход элемента «ИЛИ» в нижней ветке поступит сигнал ¬ Q + 0 = ¬ Q. Значит, на выходе Q остается прежнее значение. Аналогично, нетрудно заметить, что сигнал ¬ Q также не меняет своего значения. Таким образом, в данном режиме триггер хранит предыдущее состояние.
- S = 0, R = 1 . Т. к. на вход R поступает 1, то на выходе элемента «ИЛИ» в нижней ветке схемы будет 1, а на выходе «НЕ» — ноль. Значит, Q = 0. Тогда на входы элемента «ИЛИ» в верхней ветке поступает два нуля, а на выходе ¬ Q имеем 1. Выход Q является основным, значит, в триггер записан 0.
- S = 1, R = 0 . В силу симметрии схемы (см. рис.1), легко заметить, что в этом случае в триггер будет записана 1.
- S = 1, R = 1 . Такая комбинация входных сигналов может привести к неоднозначному результату, поэтому такой вариант запрещен.
S | R | Q | ¬ Q | Режим работы триггера |
---|---|---|---|---|
Q | ¬ Q | Хранение бита | ||
1 | 1 | Сброс в 0 | ||
1 | Установка в 1 | |||
1 | 1 | 1 | 1 | Запрещено |
Copyright © 2014-2018, Урок информатики
Все права защищены
Назначение триггеров
Триггер – это простейшее устройство последовательностного типа с двумя устойчивыми состояниями, предназначенное для ввода, хранения и вывода одного бита (разряда) информации в двоичных кодах.
Входы триггера и подаваемые на них сигналы делятся на информационные и вспомогательные. Информационные сигналы управляют состоянием триггера, которое определяется значением (0 или 1) сигнала на его основном (прямом) Q-выходе. С другого Q-выхода снимается инверсный сигнал. При (2 = 0 говорят, что триггер находится в нулевом состоянии, или состоянии логического нуля; при Q = 1 в единичном состоянии, или состоянии логической единицы. Вспомогательные сигналы служат для предварительной установки триггера в заданное состояние и его переключения (синхронизации), а в некоторых случаях – для разрешения управления состоянием. Входы, выходы триггера и подаваемые на них сигналы обозначают прописными латинскими буквами S, R, D, J, К, С, Q и др.
Классификация триггеров
По функциональному признаку триггеры можно разбить на четыре основные группы:
- • RS-триггеры, позволяющие произвести раздельную установку 0 и 1 путем изменения комбинации сигналов на S- и R-входах;
- • D-триггеры, или триггеры задержки, осуществляющие прием информации по одному входу с некоторой задержкой после подачи сигнала на D-вход;
- • T-триггеры, состояние которых изменяется на инверсное с приходом каждого импульса на его счетный T-вход;
- • JK-триггеры, или универсальные триггеры.
По способу приема информации триггеры разделяют на две группы:
- • асинхронные (нетактируемые) триггеры, которые реагируют на информационные сигналы сразу после их появления на входах;
- • синхронные (тактируемые) триггеры, которые реагируют на информационные сигналы только после подачи синхроимпульса на дополнительный управляющий С-вход (Control – С).
По схемному признаку триггеры различают:
- • одноступенчатые триггеры, содержащие один элемент памяти, в который сразу заносится входная информация;
- • двухступенчатые триггеры с двумя элементами памяти, в которых сначала информация заносится в первый элемент, а затем – во второй.
Ранее рассмотренные ЦУ комбинационного типа не содержали элементов памяти, поэтому значения сигналов на выходе зависели только от комбинации сигналов на их входах.
В последовательностных ЦУ (ПЦУ) значения выходных сигналов зависят нс только от комбинации входных сигналов, но и от предшествующего внутреннего состояния, которое, как и входные сигналы, описывается совокупностью переменных состояния. Данные о внутреннем состоянии ПЦУ хранятся в элементах памяти, через которые и осуществляется учет предшествующего их состояния. В связи с этим при анализе работы ПЦУ осуществляется разделение переменных по тактам работы: если Q n . X n ,Y n ,Z n — значения входных (выходных) и переменных состояний в текущем (п) такте работы, то Q n+1 . X n+1 ,Y n+l ,Z n+l — то же в следующем (п+1) такте работы.
Основные понятия и классификация триггеров
Триггером называется элементарный цифровой автомат, имеющий 2 состояния устойчивого равновесия и способный переходить из одного состояния в другое под воздействием входных сигналов.
При этом изменение состояния триггера происходит скачкообразно, и оно определяется по значению выходного сигнала. Другими словами, выходной сигнал и внутреннее состояние триггера описываются одной и той же переменной.
Обобщенная структурная схема триггера (рис. 4.29) состоит из элемента памяти (собственно триггера Т, бистабильной ячейки) и схемы управления этой ячейкой (логической схемы).
Рис.4.29 Обобщенная структурная схема триггера
В схему управления подаются информационные сигналы А|. АП, разрешающие сигналы V|. Vn, тактовые сигналы С|. С„, сигналы начальной установки состояния триггера S и R. Все многообразие применяемых в ЦУ триггеров определяется схемой управления, которая может быть охвачена обратными связями с выходов триггера.
Триггеры имеют два выхода: прямой О и инверсный Q.
Состоянию триггера 1 соответствует Q=1(Q=0), а состоянию 0 соответствует Q=0(Q = 1).
Аналитически логика работы любого триггера описывается характеристическим уравнением, которое отражает его состояние в момент t n+l в зависимости от сигналов управления и предшествующего состояния триггера (в момент t n ):
Классификация триггеров может быть осуществлена по различным признакам. Например (рис.4.30):
- — по способу схемной реализации;
- — по способу функционирования;
- — по способу записи информации;
- — по принципу построения.
Рис. 4.30 Классификация триггеров
В триггерах со статическим (потенциальным) управлением сигнал на входе должен иметь определенную величину (уровень). В триггерах с импульсным управлением срабатывание происходит при подаче на его вход импульса, т.е. сигнала с ограниченной длительностью. Динамические триггеры реагируют на перепад напряжения.
Название триггеров по функциональному признаку совпадает с обозначением его информационных входов (Aj).
По способу записи информации триггеры подразделяются на асинхронные и синхронные (тактируемые). Асинхронные триггеры имеют только информационные входы. Запись в такие триггеры информации осуществляется в произвольные моменты времени.
Синхронные триггеры, кроме информационных, имеют дополнительные тактирующие входы С|. СП.Запись информации в такие триггеры осуществляется только в момент действия тактирующего сигнала на синхровходе С.
Тактируемые триггеры, в свою очередь, подразделяются по способу управления записью информации. Этот признак учитывает основные моменты в работе триггера:
- — какие части (фрагменты) сигнала (фронты, уровни, их комбинации) используются при записи информации;
- — когда записываемая информация фиксируется на выходах триггера.
Фрагменты сигнала покажем на временной диаграмме:
L (level) — высокий уровень,
L — низкий уровень,
F (front) — фронт сигнала,
Прием и фиксация информации в триггерах могут быть совмещены во времени либо разнесены. У первых триггеров прием и фиксация информации осуществляется одним фрагментом сигнала. У вторых триггеров для приема и фиксации информации используются минимум две части сигнала, например, уровень и срез (LF), фронт и уровень (FL) и т.д. Первая буква в указанных буквенных комбинациях показывает момент приема, а вторая — момент фиксации информации. С учетом этого вводится обобщенное символьное обозначение различных триггеров, например:
RS — асинхронный RS-триггер, по входам R,S управляется сигналами высокого уровня;
RS- асинхронный RS-триггер, по входам R,S управляется сигналами низкого уровня;
ClRS — тактируемый RS-триггер, по входам R,S переключается высоким уровнем в момент, когда синхросигнал С имеет высокий уровень;
CL RS — синхронный триггер, переключается низкими уровнями сигналов на входах R,S в момент действия на синхровходе С сигнала низкого уровня.
По принципу построения различают триггеры одноступенчатые и двухступенчатые. В одноступенчатых триггерах поступление сигнала С разрешает их полное переключение в новое состояние.
В двухступенчатых триггерах имеется входной и выходной каскады. Переход триггера в новое состояние происходит в обеих ступенях поочередно. Кроме этого, в двухступенчатых триггерах переход в новое состояние может происходить на одном такте сигнала С или на нескольких. По этой причине различают триггеры однотактные и многотактные. На основе триггеров создаются более сложные ПЦУ (регистры, счетчики, счетчики-делители и т.п.), которые будут рассмотрены далее.